Ncverilog 仿真quartus generate IP的要点
最近利用quartus II 生成plll 的IP，利用nclaunch 仿真的时候老是报错， 提示unresolved in worklib. 苦思良久不得要领，后仔细看了quartus 的 userbook and nclaunch 的help doc,才一步步搞清楚。先分享出来，减少入坑。
（1） quartus 生成IP后，root dir有cadence文件下，利用提供的脚本生成cadnece 的lib文件；
（2） 在setup the design environment 时,要完全建立对应的路径cds.lib,我就是没有完全对应好路径，才无法调到cadence的库，导致仿真一直过不了，尴尬。切记切记要仔细路径。
（3） Quartus 生成IP后，如何调用仿真网表.vo可以看ip例化的方式，不同版本可能略有不同，注意下就可以
总结下，还是要了解verilog 的设计各个环节，打好基础，才能运用自如。
内容来源于网络如有侵权请私信删除
文章来源: 博客园
- 还没有人评论，欢迎说说您的想法！
客服
